Dynamische RAMs

Im Gegensatz zu statischen RAMs besitzen die dynamischen RAMs (DRAMs) Speicherzellen, die eine regelmäßige Auffrischung der Information benötigen, damit ihr Inhalt nicht verloren geht. Dies bedingt natürlich einen erhöhten Aufwand bei der Ansteuerung der RAMs, hat aber den Vorteil, dass eine Speicherzelle im DRAM nur ein Viertel des Platzes einer statischen Speicherzelle benötigt. Dadurch kann bei etwa gleichem Preis und Stromverbrauch die vierfache Menge an Information pro Chip untergebracht werden.

Dynamische RAMs werden im Multiplexverfahren adressiert, was die Zahl der Adressanschlüsse halbiert, und damit die Größe des ICs entsprechend herabsetzt. Dabei wird die Adressinformation in zwei Schritten eingegeben. Zuerst wird die untere Hälfte der Adresse angelegt und im Chip zwischengespeichert und dann die obere Hälfte. Da die Bits dynamischer Speicher ähnlich einer Matrix angeordnet sind, spricht man von Zeilen und Spalten des Speichers, wobei die Zeilen mit der unteren Hälfte des Adressbusses adressiert werden (row address) und die Spalten mit der oberen Hälfte (column address). Entsprechend dem Multiplexbetrieb gibt es zwei Anschlüsse zur Übergabe der Adressinformation, RAS(row address strobe) und CAS (column address strobe).

Die Speicherzelle eines DRAMs speichert die Information als Ladung in einem kleinen Kondensator, der auf den Chip integriert ist. Falls der Kondensator eine Ladung trägt, entspricht dies einer logischen Eins, wenn er keine Ladung besitzt, entspricht dies einer logischen Null. Die Information im Kondensator wird über einen Transistor ausgelesen. Da dieser Transistor nie ganz 'dicht' für die im Kondensator gespeicherten Ladungsträger ist, kommt es zu einer Selbstentladung des Kondensators und damit zum Verlust der Information. Da die Kapazität des Kondensators sehr klein ist, geht die gespeicherte Information schon nach etwa 2 ms verloren, wenn sie nicht durch eine spezielle Schaltung wieder aufgefrischt wird. Um diese Schaltung zu aktivieren, müssen alle 2 ms alle Zeilenleitungen aktiviert werden.

Da beim normalen Einsatz in Mikroprozessor-Schaltungen nicht gewährleistet ist, dass innerhalb von 2 ms alle Zeilenadressen angesprochen werden, muss durch spezielle Refresh-Controller sichergestellt werden, dass die Auffrischung des Speicherinhalts innerhalb der vorgeschriebenen Zeiten geschieht. Diese Controller fügen während des normalen Betriebs zusätzliche Lesevorgänge ein, die alle Zeilenadressen innerhalb von 2 ms ansprechen. Dieser Vorgang benötigt natürlich eine gewisse Zeit, bei der der Speicher nicht für den Mikroprozessor zur Verfügung steht. Sie ist jedoch vernachlässigbar gering, die Verfügbarkeit reduziert sich um 2 bis 5 %. Manche Mikroprozessoren (z.B. Z80 oderHD64180) haben den Refresh-Controller eingebaut, und bieten daher einen besonders einfachen Anschluss an dynamische RAMs.

Es gibt verschiedene Methoden, den Refresh durchzuführen. Die drei wichtigsten seien kurz beschrieben:

Die Ansteuerung von DRAMs geschieht in der folgenden Weise:

Ansteuerung von dynamischen RAMs

Beim Lesen von Information wird zuerst die Zeilenadresse angelegt und mit dem Signal RAS vom Speicherchip in einen internen Zwischenspeicher übernommen. Als nächstes wird die Spaltenadresse angelegt und mit dem Signal CAS vom Chip übernommen. Gleichzeitig mit der fallenden Flanke von CAS wird intern eine Ablaufsteuerung gestartet, die die gesuchte Information an den Datenbus legt. Beim Schreiben funktioniert der Vorgang ähnlich, wobei die einzuschreibenden Daten mit einem Impuls auf der WRITE-Leitung übernommen werden.

Die folgende Tabelle gibt eine Übersicht zu einigen gebräuchlichen DRAMs