Platine uP1

Die Platine uP1 ist die Verwirklichung eines Z80-Minimalsystems, das neben der CPU maximal 64 kByte Speicher, je einen parallelen 8-Bit Eingangs- und Ausgangsport und ein IO-Bussystem enthält. Die Prinzipien der einzelnen Schaltungsteile wurden schon beschrieben. Daher soll in dieser Platinenbeschreibung nur mehr die konkrete Realisierung besprochen werden.

Das in der Abbildung gezeigte Minimalsystem besteht aus folgenden Teilen: CPU und Speicher, Taktgenerator, Resetsteuerung, IO-Bus, 8-Bit-Paralleleingang, 8-Bit-Parallelausgang, 8fach DIP-Switch als 8-Bit-Eingang. Der Bestückungsplan und das Layout der Platine sind im Anhang zu finden. Aus dem Bestückungsplan sind auch die Steckerbelegungen der Platine zu entnehmen.

Die Platine wird mit den Spannungen 5V (VCC), +12V (VDD) und -12V (VEE) versorgt, wobei die Stromaufnahme von der Art der Bestückung abhängt (TTL oder CMOS). Bei Bestückung mit HCT-Bausteinen und einer normalen NMOS-CPU und NMOS-Speichern benötigt die Platine auf der 5V-Leitung etwa 400 mA.

Der Speicher teilt sich in einen RAM- und einen ROM-Bereich, wobei der ROM-Bereich bei Adresse $0000 beginnt und der RAM-Bereich bei Adresse $8000. Es stehen also jeweils 32 kByte für jeden Bereich zur Verfügung. Die Größe des tatsächlich eingesetzten Speichers hängt von den verwendeten Bauteilen ab; sie muss durch die Jumper J1 und J2 eingestellt werden:

Schaltplan des Z80-Minimalsystems

Der IO-Adressraum der CPU wurde in 7 Teile zu je 32 Adressen aufgespalten, wobei die Adressen $60 bis $DF vom IO-Bus eingenommen werden, der Bereich von $E0 bis $FF ist unbelegt. Die drei auf der Platine angebrachten IO-Kanäle verwenden folgende Adressen:

Der IO-Bus ist ein bidirektionaler 8-Bit-Bus, der alle notwendigen Signale enthält, um alle Z80-Interruptmodi zu unterstützen. Die Bussignale sind gepuffert, so dass auch eine größere Anzahl von externen Bausteinen angeschlossen werden kann (etwa 50 LS-TTL-Bausteine bzw. MOS-Bauelemente). Außerdem sind am Bus alle Betriebsspannungen vorhanden, so dass auf den Einsteckkarten neben den 5V auch +/- 12V zur Verfügung stehen.

Die vier Bussteckplätze unterstützen die Priorisierung von Interruptanforderungen, indem die Interrupt-Daisy-Chain über den Bus geführt wird. Steckplatz A (siehe Platinenplan) besitzt die höchste Priorität, Steckplatz D die niedrigste. Zu beachten ist, dass die Laufzeit der Signale auf der Daisy-Chain nicht beliebig lang sein darf, da es sonst Probleme bei der korrekten Erkennung von Interrupts gibt. Möchte man also die Peripherie stark ausbauen, so muss eventuell der Interruptzyklus durch Einfügen von Wait-States verlängert werden.

In der folgenden Stückliste sind alle für den Aufbau der Platine notwendigen Bauteile aufgelistet.

Sonstiges:

Layout der Platine uP1